PATENT ABSTRACTS OF JAPAN

(11) Publication number:62011803 A(43) Date of publication of application:20.01.1987

(51) Int. Cl G02B 3/08

G02B 5/00, G02B 5/04

(21) Application number:61002663(71) Applicant:MORI TAKASHI(22) Date of filing:09.01.1986(72) Inventor:MORI TAKASHI(62) Division of application:53042741

(54) OPTICAL DEFLECTION WINDOW PANE PLATE


(57) Abstract:

PURPOSE: To maintain the indoor and the outdoor privacy by providing in parallel many deflection bodies for constituting a part of a linear concave lens and a linear convex lens on the upper part and the lower part of a transparent window glass, respectively, and making the center part transparent.

CONSTITUTION: Many optical deflection bodies 4aW4d for constituting a part of linear concave lens are formed in parallel on the upper part of a transparent window pane 1. Many optical deflection bodies 2aW2d for constituting a part of a linear convex lens are formed in parallel on the lower part. Also, the center part is made transparent. As for light SO from the upper part of the outside of the window same 1, its direction is varied in a room and it becomes SI, and as for light GO from the lower part of the outside, its direction becomes GI in a room. In this way, a part related to the indoor privacy cannot be from the outside of a room, the privacy of the lower part of the vicinity of the

window is not violated from the inside of a room, as well, and on the other hand, a solar light can be utilized effectively, and it is not obstructed to take a view of an outside scene.

COPYRIGHT: (C)1987,JPO&Japio



昭62-11803 許 公 報(B2) ⑫特

(f) Int Cl.4

識別記号

庁内整理番号

2040公告 昭和62年(1987)3月14日

: 01 P 5/22 7741-5J

発明の数 1 (全7頁)

60発明の名称 任意インピーダンス変換比および任意カップリング比を有するカッ プラ

> ②特 願 昭56-88314

69公 開 昭57-204606

223出 願 昭56(1981)6月10日 ④昭57(1982)12月15日

⑫発 明 者 パン・ティン・ホー

米国カリフオルニア州マウンテン・ビュー・ブランアー・

アベニユー3371

⑫発 明者 マイケル・デイビツ 米国カリフオルニア州サラトガ・ラーチモント12716

ド・ルーピン

印出 願 人 フオード・エーロスペ 米国48243ミシガン州デトロイト・ピー・オー・ボツクス

イス・アンド・コミユ 43339ルネサンス・センター300

ニケイションズ・コー

ポレーション

邳代 理 人 弁理士 倉内 基弘 審査官 清 水 康 志

1

1 予め計算されたアドミツタンスを有する4つ

⑤特許請求の範囲

の導電ブランチを備え、該各ブランチの長さが、 カップラの中心動作周波数における波長の1/4の 寄数倍に等しく、前記ブランチの第1のブランチ 5 が1/√Kに等しい標準化アドミツタンスを有 し、第2のブランチが1/(Z√K)に等しい標 準化アドミツタンスを有し、第3および第4のブ ランチが各々√1/(ZK)+(1/Z) に等しい 標準化アドミツタンスを有し、こゝに Z はカップ 10 のように彎曲でなく方形である。 ラの所望のインピーダンス変換比であり、Kは所 望のパワカップリング比である、そして任意のイ ンピーダンス変換能力および任意のパワカツプリ ング能力を有し、パワ分割器およびパワ結合器と

2 前記カップラのブランチが円弧状に彎曲され た特許請求の範囲第1項に記載のブランチライン カツプラ。

波数で動作し得るブランチラインカップラ。

発明の詳細な説明

本発明は、任意のパワカツプリング(結合また は分割)比で結合するとともに任意のインピーダ 2

ンスに整合する新規なカップラを採用してマイク 口波周波数の2またはそれ以上の増幅器要素をパ ワ結合する回路に係る。

従来技術として下記の米国特許がある。

米国特許第3772616号は、インピーダンス整合 パワ分割器を開示している。パワ分割比は、本発 明と異なりつねに1である。この特許は、本発明 におけるようにパワ結合でなく、パワ分割に関し てのみ説明している。回路のブランチは、本発明

米国特許第3516024号は、インピーダンス変換 能力をもたずかつ任意のパワ分割または結合比に よる結合能力をもたないカップラを開示してい る。

して使用できることを特徴とする、マイクロ波周 15 米国特許第3423688号は、種々のカップラを開 示しているが、インピーダンス変換を示していな 61

> 米国特許第3654570号は、任意のパワカツプリ ング比を有しないハイブリッド接続装置を開示し 20 ている。他のインピーダンス値も容認できるとす るこの特許の第3コラム、53行の記載を充たすた めには、この特許に図示されない追加の部品を使

用せねばならないであろう。

米国特許第4127831号は、50Ω以外のインピー ダンスと整合しないカップラを開示している。こ の特許におけるスタブの機能は、50Ωの帯域幅を 拡げることである。

米国特許第4127832号および第4027254号は、イ ンピーダンス変換能力を有しないカップラを開示 している。

その他、米国特許第3237130号、第3600707号、 第4016503号および第3063026号がある。

本発明は、任意のパワ結合能力および任意のイ ンピーダンス整合能力を備え、マイクロ波周波数 で動作するパワカップラ(分割器または結合器) を提供する。

本発明のパワカツプラが1対の増幅器要素をパ 15 ワ結合するのに使用されると、得られた回路の帯 域幅は、インピーダンス変換およびパワ結合のた め別個の装置を使用する従来技術の回路の約2倍 改善される。挿入損失も相当低く、回路の大きさ も低減される。

カップラは、もつとも望ましいものは、4つの 円弧状に彎曲されたブランチを有するブランチラ インカップラであり、これは方形ブランチよりも 広帯域幅をもたらす。4つのブランチは、各々、 中心周波数において1/4波長の奇数倍である。カ 25 ップラの出力口は、90°位相がずれている。

カップラのブランチの2つは、 $\sqrt{(Y/k)+Y}$ に等しい標準化アドミツタンスを有する。こゝ に、kは所望のパワカップリング比、Y(インピ する負荷アドミツタンスの所望の比である。入力 ブランチは1/1kに等しい標準化アドミツタン スを有し、出力ブランチは、Y/√kに等しい標 準化アドミツタンスを有する。

のアドミツタンスに、ついで選択された導体の適 当な高さおよび幅に変換される。ブランチは、 各々、所望の中心動作周波数にて1/4電気波長に 等しい長さを有する。

び特徴は、図面を参照して行なった以下の説明か ら一層明らかとなろう。

マイクロ波周波数で動作し得るパワ結合された ソリッドステート増幅器の設計においては、各増

幅器要素は、増幅器を従来の50Ω電源インピーダ ンスおよび50Ω負荷インピーダンスに整合させる ため、通常、各端部にインピーダンス整合回路を 備える。次いでパワ結合されたソリッドステート 5 増幅回路を形成するように2またはそれ以上の増 幅器要素を結合するため、対称の50Ω対50Ωカツ プラが使用される。結合された増幅器のパワ結合 効率は、インピーダンス変換回路損失およびカツ プラ回路損失により決定される。インピーダンス 10 変換回路損失は、通常インピーダンス変換比の正

関数である。インピーダンス変換比が高くなれば 髙くなるほど、変換回路損失は大きくなる。イン ピーダンス変換回路損失は、使用される変換回路 に依存して0.1dBから0.5dBほどに変化し得る。

回路のパワ結合帯域幅は、インピーダンス変換 比、カツプラの帯域幅、およびソリッドステート 増幅器要素の帯域幅により制限される。各増幅器 要素の帯域幅も、インピーダンス変換比の強い関 数である(インピーダンス比が低くなればなるほ 20 ど帯域幅も広くなる)。それゆえ、理想的には、 回路負荷インピーダンスは、最善の帯域幅および 最小の回路損失を得るためには、各増幅器要素の 固有のインピーダンスレベルに接近させるべきで ある。

パワソリツドステート装置は活性面積が相当大 きいため、入力インピーダンスおよび出力インピ ーダンスは、通常、全伝送装置に採用される従来 の50Ωより相当小さい。異なる製造者から入手で きるFETおよびバイポラートランジスタを用い ーダンス2の逆数)は、電源アドミツタンスに対 30 て広範囲の評価を行なつたところ、数ワットのパ ワ出力を有するたいていのパワトランジスタに対 して、最適の電源および負荷インピーグンスは通 常1~20Ωの範囲にあることが分つた。このよう な低インピーダンスは、大きい帯域幅をもつ50Ω これらの標準化アドミツタンスは、次いで実際 35 の装置に整合させるのが難しい。また、高インピ ーダンス変換比を採用すると、回路の寸法や回路 損失を増大させる。

本発明は、パワ増幅器のパワ結合においてイン ピーダンス変換カップラを使用することにより、 本発明のこれらおよびその他の詳細な目的およ 40 パワ結合された増幅器の回路損失や寸法および帯 域幅を改善するものである。これらのインピーダ ンス変換カツプラは、任意のインピーダンスと整 合でき、同時に任意のパワカップリング比を提供 できる。これらのカップラは、同じ設備でパワ分

割器として、またパワ結合器として使用できる。 装置が50Ω以下の電源および負荷インピーダンス を有すると、各装置は各カツプラの低インピーダ ンス部分に直接接続される。本発明の手法を使用 し約2倍改善でき、整合回路損失も低減できる。 加えて、インピーダンス変換カツプラの個々のラ インまたはブランチインピーダンスは、従来使用 された50Ω対50Ωカツプラよりも低く、その結果 パワ結合回路の損失特性はさらに改善される。

従来技術の回路は、2つの電界効果トランジス タ11および12のパワ結合を示す第1図に例示 されている。しかして、各トランジスタは、10Ω の最適電源インピーダンスおよび20Ωの最適負荷 インピーダンスを有している。この論述の目的の 15 の手法よりも0.35dB良好である。 ためには、他の形式の増幅器要素に置き代えるこ ともできよう。FET11のゲートは、インピー ダンス回路13を介してカップラ17のポート2 に接続される。FET 12のゲートは、インピー ダンス変換回路15を介してカップラ17のポー 20 て形成し得るかを示している。 ト3に接続される。各FET 1 1 および 1 2 のソ ースは接地されている。FET 1 1 のドレイン は、インピーダンス変換回路14を介してカップ ラ18のポート1に接続される。FET12のド レインは、インピーダンス変換回路 1 6 を介して 25 る。回路は、それぞれポート 1, 2, 3 および 4 カップラ18のポート4に接続される。入力信号 は、カップラ17のポート1に供給される。カッ プラ17のポート4は、インピーダンス19を介 して接地される。カップラ18のポート2は、イ ンピーダンス20を介して接地される。インピー 30 ート4に加えられる信号に関して逆転でき、ポー ダンス**19**および**20**の値は、普通各々 50Ω であ り、装置の特性インピーダンスを表わしている。 インピーダンス変換回路 13, 14, 15 および 16の機能は、個々の装置 11 および 12 の最適 入力および出力インピーダンスを 50Ω に整合させ 35 V2,V3およびV4は、それぞれポート1, ることである。特定の最適インピーダンスを有す るFETを試験したところ、これらのインピーダ ンス変換回路により導入される回路損失は0.4dB であつた。カツプラ**17**および**18**は、0.15dB の追加の損失を生じ、総RF回路損失は0.55dBと 40 は、標準化アドミツタンスbを有する第2のブラ なつた。

第2図は、従来技術の欠点を改善する本発明の 具体例を示す。第2図の回路においては、インピ ーダンス変換は、パワカツプリング機能と同時に

遂行される。FET 1 1 のゲートは、カップラ2 7のポート2に直接接続される。FET 1 2 のゲ ートは、カップラ27のポート3に直接接続され る。FET 1 1 のドレインは、カップラ 2 8 のポ すると、増幅器回路の帯域幅は、従来のものに比 5 ート1に直接接続される。FET12のドレイン は、カップラ28のポート4に直接接続される。 他の接続は第1図の接続と同じである。別個のイ ンピーダンス変換は全々行なわれないから、回路 の寸法は最小に維持される。各カツプラによる損 10 失は0.1dBより少ない。何故ならば、カップラの ブランチのインピーダンスは、前よりも低い値に 維持されるからである(従来技術の35Ωに対して クロスブランチの場合15.81Ωおよび22.36Ω)。 それゆえ、全回路損失は0,20dBで、これは従来

> 以上の図は、1のパワ結合比およびパワ分割比 が所望される場合を例示したが、以下の分析は、 任意のインピーダンス変換比および任意のパワカ ップリング比を兼備するカップラをどのようにし

本発明のカップラの一般的形式が、第3図に示 してある。この図は、任意のカップリング比(分 割比または結合比)および任意のインピーダンス 整合能力を有する非対称カツプラのモデルであ として指示される4つのポートを含んでおり、左 上で始まり時計方向に進む。ポート1および4 は、入力ポートであり、ポート2および3は出力 ポートである。ポート1に加えられる信号は、ポ ト2に加えられる信号は、ポート3に加えられる 信号に関して逆転できる。何故ならば、カップラ は、aおよびcの標準化アドミツタンスを2分す る水平線に関して対称であるからである。V1, 2, 3 および 4 における電圧比(すなわち無単位 値を作るため電圧を1Vで割つた値)である。

ポート1は、標準化アドミツタンストを有する ブランチを経てポート2に接続される。ポート4 ンチを経てポート3に接続される。ポート1は、 標準化アドミツタンスaを有する第3のブランチ を経てポート4に接続される。ポート2は、標準 化アドミツタンスcを有する第4のブランチを経

8

てポート3に接続される。

81,82,83および84は、それぞれポー ト1,2,3および4と接地間に接続されたイン ピーダンスである。インピーダンス81と84 は、通常互に等しく、インピーダンス82と83 5 は通常互に等しい。電源インピーダンスは281 = 284であり、負荷インピーダンスは282= Z83である。こゝにZnは素子nのインピーダ ンスである。

カップラの所望のパワカップリング比と、Yすな わちカップラの所望のアドミツタンス変換比の関 数としてどのように誘導するかを示すものであ る。

トーに加えられるものと仮定する。これは、ポー ト 1 に加えられる値1/2の信号+ポート 1 に加え られる値1/2を有する他の信号+ポート4に加え られる値-1/2を有する信号+ポート4に加えら れる値+1/2を有する信号に等価である(第4図 20 参照)。

第5図は、第4図の回路の2つの回路への等価 的変換を示す。第1の回路(第5A図)は、ポー ト1に1/2の信号が加えられ、ポート4に1/2の信 号が加えられている。第2の回路(第5B図)*25* は、ポート 1 に1/2の信号が加えられ、ポート 4 に-1/2の信号が加えられている。第5A図の回 路は、標準化アドミツタンスaおよびcを分離す る仮想水平線を引き、インピーダンスZがこの線 に沿つて無限大でありY'が O であるようにした 30 て、第5A図および第5B図において、標準化ア 点を除き第4図の回路と同じである。この線は、 回路を上部91とこれと等価な下部92に分割し ている。

同様に、第5B図の回路は標準化アドミッタン スaおよびcを分離する仮想水平線を引き、イン 35 と、 ピーダンスZ'がこの線に沿つて O でありアドミツ*

 $M1 = \begin{bmatrix} 1 & 0 \\ jatan \frac{\pi L}{\lambda} & 1 \end{bmatrix} \begin{bmatrix} \cos \frac{2\pi L}{\lambda} & \frac{j}{b} \sin \frac{2\pi L}{2} \\ jbsin \frac{2\pi L}{\lambda} & \cos \frac{2\pi L}{\lambda} \end{bmatrix} \begin{bmatrix} 1 & 0 \\ jctan \frac{\pi L}{\lambda} & 1 \end{bmatrix}$ (5a)

M2を回路93のABCDマトリックスとする

*タンスが無限大であるようにした点を除き第4図 の回路に等価である。この線は、図に示されるよ うに、回路を上部93とそれと等価な下部94に 分割している。

R1は、値1を有する信号に対して第5a図の 入力ポートに反射される電圧比であり、したがつ て第5 A図のポート 1 および 4 の各々に1/2R 1 が反射される。T1は、値1を有する信号に対し て第5 a 図の出口ポートに伝達される電圧比であ 以下の説明は、a, bおよびcを、kすなわち 10 り、したがつて第5 A図のポート 2 および3の 各々に1/2T 1 が伝達される。R 2 は、値 1 を有 する信号に対して第5日図の入力ポートに反射さ れる電圧比であり、したがつてポート 1 に 1/2 R 2が反射され、第5B図のポート4に-1/2R2 1の値(例えば 1V)を有する入力信号がポー 15 が反射される。T2は、値1を有する信号に対し て第5B図の出力ポートに伝達される電圧比であ り、したがつて第5B図のポート2に1/2T2が 伝達され、第5B図のポート3に-1/2T2が伝 達される。それゆえ、次のことが分る。

$$V_1 = \frac{1}{2} (R_1 + R_2)$$
 (1)

$$V_2 = \frac{1}{2} (T_1 + T_2)$$
 (2)

$$V3 = \frac{1}{2} (T1 - T2)$$
 (3)

$$V_4 = \frac{1}{2} (R_1 - R_2)$$
 (4)

Lを第4図の4つのブランチラインa, b, c, dの各々の電気長に等しいとする。かくし ドミツタンストの長さは各々しであり、標準化ア ドミツタンスaおよびcの残りの長さはいずれも L/2である。 A は中央動作周波数の波長でであ る。M1を回路91のABCDマトリックスとする

$$M2 = \begin{bmatrix} 1 & 0 \\ -jacot \frac{\pi L}{\lambda} & 1 \end{bmatrix} \begin{bmatrix} \cos \frac{2\pi L}{\lambda} & \frac{j}{b} \sin \frac{2\pi L}{\lambda} \\ jbsin \frac{2\pi L}{\lambda} & \cos \frac{2\pi L}{\lambda} \end{bmatrix} \begin{bmatrix} 1 & 0 \\ -jcot \frac{\pi L}{\lambda} & 1 \end{bmatrix}$$
(5b)

(5)

ブランチラインカップラの各導体の良好な長さ は1/4波長である。それゆえ、L=λ/4とする と、

$$M1 = \begin{pmatrix} -\frac{C}{b} & \frac{j}{b} \\ -\frac{jac}{b} + jb - \frac{a}{b} \end{pmatrix} \equiv \begin{pmatrix} A1 & B1 \\ C1 & D1 \end{pmatrix}$$
 (6) 伝達電圧比T 1 の定義から、
$$T1 = \frac{Eout}{Ein} = \frac{1}{A1 + B1 \cdot Y} = \frac{b}{jY - c}$$

同様に
$$R2 = \frac{(A2-D2 \cdot Y) + (B2 \cdot Y - C2)}{(A2+D2 \cdot Y) + (B2 \cdot Y - C1)}$$

$$M2 = \begin{bmatrix} \frac{c}{b} & \frac{j}{b} \\ -\frac{jac}{b} + jb & \frac{a}{b} \end{bmatrix} \begin{bmatrix} A2 & B2 \\ C2 & D2 \end{bmatrix}$$
 (7)
$$T2 = \frac{1}{A2+B2 \cdot Y} = \frac{b}{jY+c}$$
 完全な整合および完全な隔絶のおよび 4 は 0 に等しくなければ

こゝでABCDマトリツクスの定義から回路91 20 ゆえ、R1は0に等しく、式12から について下式を得る。

$$\begin{bmatrix}
Ein \\
Iin
\end{bmatrix} = \begin{bmatrix}
A1 & B1 \\
C1 & D1
\end{bmatrix} \begin{bmatrix}
Eout \\
Iout
\end{bmatrix}$$
(8)

こゝに、Einは入力電圧、Iinは入力電流、Eout は出力電圧、そしてIoutは出力電流である。それ ゆえ、

$$Ein = A1 \cdot Eout + B1 \cdot Iout$$

= $(A1 + B1 \cdot Yout)$ Eout

Iin=C1 • Eout + D1 • Iout

$$=(C_1+D_1 \cdot Yout)$$
 Eout

こゝに、Youtすなわち出力アドミツタンスは Iout/Eoutに等しい。電源インピーダンスを系の 特性インピーダンスに対して標準化すると、電源 35 対しては、 インピーダンスは1であり、出力アドミツタンス YoutはY、すなわちカップラの所望のアドミッ タンス変換比に等しい。入力インピーダンスZin は次式のようになる。すなわち、

$$Zin = \frac{Ein}{Iin} = \frac{A1 + B1 \cdot Y}{C1 + D1 \cdot Y} \tag{11}$$

伝送線の理論から反射電圧比の定義にしたがえ ば、

$$R1 = \frac{Zin - 1}{Zin + 1}$$

$$= \frac{(A_1 - D_1 \cdot Y) + (B_1 \cdot Y - C_1)}{(A_1 + D_1 \cdot Y) + B_1 \cdot Y + C_1}$$
 (12)

$$T_1 = \frac{Eout}{Ein} = \frac{1}{A_1 + B_1 \cdot Y} = \frac{b}{iY - c}$$
 (13)

10

同様に、

$$R2 = \frac{(A2-D2 \cdot Y) + (B2 \cdot Y - C2)}{(A2+D2 \cdot Y) + (B2 \cdot Y - C1)}$$
(14)

$$T_2 = \frac{1}{A_2 + B_2 \cdot Y} = \frac{b}{jY + c}$$
 (15)

完全な整合および完全な隔絶のためには、V1 およびV4は0に等しくなければならない。それ

 $A_1-C_1+(B_1-D_1) Y=0$ (16)

$$-c - jb^2 + jac + (j + a) Y = 0$$
 (17)

$$aY - c + j (Y + ac - b^2) = 0$$
 (18)
 $aY - c = 0$ (19)

$$aY - c = 0 (19)$$

$$25 \qquad \mathbf{Y} = \mathbf{b}^2 - \mathbf{ac} \tag{20}$$

こゝで、式(2)および(3)から

$$V_2 = \frac{1}{2} (T_1 + T_2) = \frac{-jbY}{C^2 + Y^2}$$
 (21)

$$V3 = \frac{1}{2} (T_1 - T_2) = \frac{-bc}{c^2 + Y^2}$$
 (22)

理想的カップラを得るためには、ポート4に現 われるパワは0に等しくなければならない。何故 ならば、全入力パワはポート2および3に現われ るからである。かくして、1の標準化入力パワに

$$Y | V2 |^2 + Y | V3 |^2 = 1$$
 (23)

$$\frac{b^2 \cdot Y^3}{(c^2 + Y^2)^2} + \frac{b^2 \cdot c^2 \cdot Y}{(c^2 + Y^2)^2} = 1$$
 (24)

$$Yb^{2} = (c^{2} + Y^{2}) \tag{25}$$

#0 カップラの所望のパワカップリング比kは、ポート 2 におけるパワ対ポート 3 におけるパワの比 である。

$$\mathbf{k} \equiv \frac{\sqrt{2}}{\sqrt{3}} = \frac{\sqrt{2}}{\sqrt{2}} \tag{26}$$

11

$$c = Y / \sqrt{k}$$
 (27)

式19および20の置換により

かくして、

$$a = 1 / \sqrt{k} \tag{28}$$

$$b = \sqrt{(Y/k) + Y} \tag{29}$$

以上、標準化アドミツタンスa, b, cを、所 望の任意のパワ分割比kおよび所望の任意アドミ ッタンス変換比Yの関数として特定した。これら の標準化アドミツタンスを式により実際のアドミ ツタンス (=標準化アドミツタンス) (電源アド 10 善されたことが分つた。 ミッタンス) に、ついで特定の導体に対する物理 的ジメンションに変換することは直線的な仕事で ある。1977年5月発行のMicrowavesの174頁以下 のボールおよびトリヴェディの"マイクロストリ ップの設計案内"と題する論文を参照されたい。15 らかであろう。 このようにして形成された回路は、広範囲の周波 数に対してきわめて満足に働く。中心周波数に て、ポート2および3間の位相差は正確に90°で あり、カップラの電圧定在波比は正確に1対1で 数からずれるから若干偏位する。

カップラを出来るだけ広帯域にするには、カッ プラの4つのブランチを構成する4つの導体の 各々を円弧状に彎曲させるのが望ましい。これは 第6図に示されているが、この図は、 50Ω 出力負 25 荷ィンピーダンスと16Ω入力インピーダンスを有 するCバンドハイブリツド(すなわちk=1)カ ップラの線図である。2つの出力ポート(ポート 2および3)間の隔絶は、28dBより良好であつ

12

た。2つの出力ポート間のカップリング変動は 0.13dBより小さく、中央帯域挿入損失は0.10dB であつた。カップラの測定された性能は、理論的 計算に綿密に対応していた。第6図に図示された (29) 5 カップラを使つて完全なパワ結合FET増幅器が 設計製造された。

> これらの試験結果を従来の手法により得られた ものと比較すると、インピーダンス変換カツプラ は、増幅器帯域幅および増幅器パワ出力が相当改

以上の説明は、好ましい具体例の動作を例示す るものであり、本発明を限定するものでない。技 術に精通したものであれば、特許請求の範囲から 逸脱することなく種々の変更をなし得ることは明

図面の簡単な説明

第1図は従来回路の回路図、第2図は本発明の パワ結合回路におけるインピーダンス変換カツプ ラの回路図、第3図は本発明のインピーダンス変 ある。これらのパラメータは、周波数が中心周波 20 換カツプラの概略モデル、第4図は第3図に示さ れる回路に等価な回路の回路図、第5 A および 5 B図は第4図に図示される回路に等価な回路の回 路図、第6図は本発明の教示にしたがつて構成さ れたブランチラインカップラの線図である。

> 11, 12: FETトランジスタ、13~1 6: インピーダンス変換回路、17,18,2 7,28:カップラ、19,20:インピーダン ス。

